vhdl吧 关注:4,586贴子:17,612
  • 0回复贴,共1

AHDL转换成VHDL 毕业设计急用,,谢谢

只看楼主收藏回复

SUBDESIGN sx_t
(
q0,q[8..4]:INPUT;
mclk,fs0,fs1,fs2,fs3:OUTPUT;
)
BEGIN
mclk=!q0
IF q[8..4]==0 THEN
fs0=VCC
END IF;
IF q[8..4]==1 THEN
fs1=VCC
END IF;
IF q[8..4]==2 THEN
fs2=VCC
END IF;
IF q[8..4]==3 THEN
fs3=VCC;
END IF;
END;


1楼2013-05-21 11:29回复